一、交流的主要问题及答复

问题1:DDR5目前渗透率情况怎么样?第四季度会继续提升吗?DDR5渗透率提升是否会对公司毛利率有积极影响?

答复:从公司内存接口芯片出货情况来看,DDR5内存接口芯片出货量于2024年第三季度超过DDR4内存接口芯片,预计DDR5内存接口芯片出货占比将在第四季度进一步增加。DDR5内存接口芯片出货占比增加有助于提升互连类芯片产品线平均毛利率。

问题2:公司DDR5内存接口芯片目前在全球的市场份额是多少,未来能否保持相对领先状态?

答复:目前全球可提供内存接口芯片的厂家主要是三家,由于部分竞争对手未公开披露内存接口芯片收入,因此公司无法获取准确的市场份额信息。根据客户及市场反馈,公司内存接口芯片的市场份额保持基本稳定。公司牵头制定DDR5RCD、MDB芯片国际标准,研发实力行业领先,公司将持续投入相关产品的迭代研发,并保持产品一贯的高质量和高可靠性,公司有信心保持在内存接口芯片领域的行业领先地位。

问题3:公司的PCIe5.0/6.0Retimer采用了自研SerDesIP,介绍下SerDes这项技术?PCIe6.0需要的SerDes相较5.0是否更难?

答复:SerDes是高速互连领域重要的基础技术。SerDes是SERializer(串行器)/DESerializer(解串器)的简称,它是一种主流的时分多路复用、点对点的串行通信技术,即在发送端将多路低速并行信号转换成高速串行信号,经过传输媒体(光缆或铜缆),最后在接收端将高速串行信号重新转换成低速并行信号。作为一种重要的底层技术,SerDes是相关重要高速传输技术(比如PCIe、USB、以太网等)的物理层基础,广泛应用于服务器、异构计算、汽车电子、通信等领域的高速互连。公司持续投入SerDes技术的研发,该项技术的突破为公司相关新产品的研发奠定了基础。公司已成功研发数据速率为32GT/s的SerDesIP,并应用在PCIe 5.0/CXL2.0Retimer产品中。2024年上半年,公司PCIe6.0Retimer芯片关键IP的开发及验证取得重大进展,相关IP将应用于公司在研的PCIe6.0Retimer产品中。

相较于PCIe5.0,PCIe6.0编码方式由NRZ改变为PAM4,同样的波特率能够让传输速度翻倍(由32GT/s提升至64GT/s)。但是相对NRZ,PAM4在相同的幅度范围内需要容纳四个电平,信号幅度只有NRZ的三分之一,同时信躁比也只有NRZ三分之一。小的信号幅度和低的信躁比会对串扰和电路本身的噪声更加的敏感。因此PCIe6.0相关的SerDesIP难度大幅提升。

问题4:公司是否加入了UAlink联盟?

答复:公司密切关注高速互连芯片领域的新技术及产业趋势,将结合公司战略布局及产品规划,探索潜在市场机会。公司目前是UltraAcceleratorLinkConsortium(UALink联盟)的ContributorMembers之一。

问题5:MRCD/MDB芯片以及CKD芯片未来上量节奏如何?

答复:MRCD/MDB芯片今年仍处于规模试用阶段,后续上量情况取决于相关服务器 CPU 平台渗透节奏,以及下游用户对高带宽内存模组(MRDIMM/MCRDIMM)的使用需求。

CKD芯片今年的需求也主要来源于行业规模试用,尚未开始在下游规模应用。随着支持DDR5-6400内存模组的客户端CPU平台上市,预计CKD芯片从明年开始在下游规模应用。CKD芯片后续上量情况与相关客户端CPU平台在下游的渗透节奏密切相关。随着AIPC对内存容量和内存速率的要求不断提高,将推动CKD芯片的需求逐步上升。

问题6:MRDIMM未来的迭代进度,以及公司下一代MRCD/MDB产品的研发进度如何?如何预期MRDIMM未来的渗透率?

答复:MRDIMM未来将持续迭代升级,第一子代MRDIMM支持8800MT/S速率,目前正在定义的第二子代MRDIMM的数据传输速率预计为12800MT/s,预计在DDR5世代还会有第三子代更高速率的产品。公司正在开展第二子代MRCD/MDB芯片的工程研发,预计于2024年完成第二子代MRCD/MDB芯片工程样片的流片。

业内分析认为:由于第二子代MRDIMM的数据传输速率达到12800MT/s,使得其与同时期RDIMM数据传输速率差距进一步拉大,在高性能计算、AI计算等对内存带宽有较大需求的工作负载下,将大幅提升系统性能,有望成为AI服务器系统主内存的优选方案;同时,行业内将有更多的服务器CPU平台支持第二子代MRDIMM,有利于MRDIMM生态的进一步完善,这些因素将共同推动第二子代MRDIMM渗透率的提升。

问题7:请问PCIeRetimer业务未来的增长逻辑有哪些?

答复:PCIeRetimer芯片将在未来几年为公司贡献新的业绩增长点,增长因素主要包括以下三个方面:

1、AI服务器需求增加。一台典型的配置8块GPU的主流AI服务器需要8至16颗PCIeRetimer芯片。未来,PCIeRetimer芯片的市场空间将随着AI服务器需求量的增加而扩大。

2、市场份额提升。由于澜起自研该产品核心底层技术SerDesIP,因此在产品时延、信道适应能力等方面具有竞争优势,澜起的PCIeRetimer芯片正在获得越来越多客户及下游用户的认可。

3、PCIe协议持续迭代。PCIeRetimer芯片是未来数据中心领域重要的互连芯片,可用于CPU与GPU、NVMeSSD、Riser卡等典型高速外设的互连。目前行业相关生态正在由PCIe4.0向PCIe5.0迁移,未来还将进一步发展到PCIe 6.0、PCIe7.0,PCIe协议每次迭代将带来数据传输速率翻倍,PCIeRetimer芯片的作用是提升信号完整性,增加高速信号的有效传输距离,因此未来需要用到PCIeRetimer芯片的场景会越来越多。

问题8:请问MXC芯片的进展以及后续上量情况如何预计?

答复:CXL内存扩展控制器芯片(MXC)是CXL内存扩展和内存池化应用的核心控制芯片,未来下游应用的逐步普及将为MXC芯片带来长期广阔的成长空间。目前已有部分厂商推出了包含我司MXC芯片的CXL内存扩展产品和内存池原型机。MXC芯片后续上量情况与CXL生态的完善进度以及下游用户对内存扩展和内存池化的需求密切相关。

问题9:AI的快速发展带动AI服务器、AIPC需求的快速提升,这对公司产品的销售有哪些影响?

答复:行业观察到,主流AI服务器机型内,内存模组通常为满插状态,从而带动内存接口及模组配套芯片的需求大幅增加。同时,公司可用于AI服务器的产品还包括PCIeRetimer芯片、MRCD/MDB芯片、MXC芯片等。

1、PCIeRetimer芯片可供稳定可靠的高带宽低延时的互连解决方案,以解决信号完整性问题,用于CPU与GPU等AI芯片、SSD、网卡等高速外设的互连。一台典型的配置8块GPU(或其他AI芯片)的主流AI服务器需要8颗或16颗PCIeRetimer芯片。

2、MRDIMM是一种更高带宽的内存模组,每根MRDIMM模组需要标配1颗MRCD芯片及10颗MDB芯片,第一子代MRCD/MDB芯片支持速率为8800MT/S,未来将持续迭代。MRDIMM兼顾了高带宽和高容量,生态兼容性更好,预计将在AI、高性能计算等领域有较大需求。随着MRDIMM逐步渗透,将直接带动MRCD/MDB芯片,特别是MDB芯片的需求。

3、MXC芯片用于内存扩展和内存池化,可为CPU及CXL设备提供高带宽、低延迟的互连方案。CXL内存拥有强大的扩展能力,具有高效处理数据、加速计算速度等优势,将成为AI时代最具前景的内存解决方案之一。

由于AIPC需要更高速率及更大容量的内存提升整体运算性能,将增加对更高速率DDR5内存的需求。当DDR5数据速率达到6400MT/s及以上时,PC端的内存模组(如台式机的CUDIMM和笔记本电脑的CSODIMM)需采用专用时钟驱动器芯片(CKD)。

问题10:时钟芯片市场空间有多大?公司时钟发生器芯片目前的进度及未来产品规划如何?

答复:时钟芯片是为电子系统提供其必要的时钟脉冲的芯片。在数字系统中,时钟脉冲是集成电路运转的节拍器,在电子系统中扮演着“心脏”的重要角色。时钟芯片为不同的芯片和功能模块提供统一的时序基准,确保系统各部件的协调、稳定运行。对于数据处理速率与准确度需求较高的应用场景,时钟系统通常以独立芯片或模块的形式存在。

从市场规模来看,时钟芯片是一个相对成熟、空间较大的市场。根据MarketDataForecast的数据,2022年全球时钟芯片的市场规模合计为20.3亿美元,预计到2027年可达到30.2亿美元。目前,时钟芯片国产化程度较低,主要市场份额被少数几家海外厂商占据,国产替代空间广阔。比如单台服务器内一般需要10颗左右的时钟芯片,中高端仪器仪表平均每台使用约4颗时钟芯片。

今年上半年,公司完成了时钟发生器芯片(ClockGenerator)量产版本的研发,目前处于量产前准备阶段。公司已推出首批可编程时钟发生器芯片系列产品,主要针对存储、算力芯片、交换机等应用场景对高性能时钟的需求。

目前公司已正式启动时钟缓冲芯片(ClockBuffer)的研发。公司将进一步完善时钟芯片的布局,持续丰富相关产品料号,希望能在不远的将来为客户提供完整的时钟芯片“一站式”解决方案。